WebPACK ISEによる開発手順
　　　(1) プロジェクトの新規作成

【新規Projectの作成】

まず開発の最初は全体を統合して管理するための「Project」の作成です。
File → New Projectで開く下図のダイアログでプロジェクトファイルの名称と格納ディレクトリ、
使うデバイスを指定すれば、プロジェクトの原型が自動生成されます。
下図ではtest1というプロジェクトファイル名で扱い、生成されるファイルをprojectという
ディレクトリ下に作成するよう指定しています。
また使うデバイスはXC9500シリーズに限定していますが、どのサイズのDeviceを指定する
かは自動選定ということにしています。（AUTO 9500）
（ここでprojectというディレクトリはあらかじめエクスプローラなどで作成しておきます。）
使用する合成ツール（Synthesis Tool）はVHDL、Verilog、ABEL、他のNetListが
選択可能ですので、ツールを指定することで全体のベースとなるソース形式が指定できます。

【ソースのフレーム生成】

　開発するソースそのものを作成する段階です。例ではVHDLで作成することにしましたので、
Project → New Source　で開く下図のダイアログで「VHDL Module」を指定し、ソースファイル名
を入力します。
ディレクトリは上記で指定したprojectのディレクトリが自動指定されているはずです。



ここで「次へ」をクリックすると、作成するVHDLモジュールの入出力ピンを指定する下図の
ダイアログが表示されます。
ここで必要な入出力ピンの指定と、Architecture部の名称（ここではRTLとした）を指定して
から「次へ」をクリックします。
すると確認のダイアログが表示されるので「完了」とすると、VHDLファイルのentityの部分が
自動生成されます。
この中のMSBとかLSBは信号がVectorタイプの場合に使用するもので、一般的に、MSBに
ビットの大きな方を指定します。



下図が自動生成されたVHDLソースのフレームリストで、Work Areaに自動表示されます。
test1.vhdというファイル名で、entityには設定した入出力ピンの情報が生成されています。
libraryも必要な標準的なものが自動的に追加されています。
あとは「architecture」の部分を追加作成していきます。

ご覧になった感想や質問はいつでもどうぞ！！(Quick Answer)

Topページへ