RTL記述法（architecture記述）RTL記述法（architecture記述）【RTLとは】
VHDLはシステム全体のアルゴリズムなどの記述にも使える高度な抽象化した記述
もできますが、実体のあるロジック回路を生成するレベルのarchitecture部を記述する
には、一般的にはRTLが使われます。
そのVHDLの実体の記述では、ディジタル回路はレジスタとその間に入る組み合わせ
論理回路で構成されます。このような考えに基づいた構成で表現される構造を
「RTL」 （Register Transfer Level） と呼んでいます。
これを簡単に図で表現すると下図のようになり、連なるレジスタ群は、同じクロックで
動作する「同期回路」とします。
【RTL記述スタイル】
RTL記述による記述スタイルには下記の４種類があります。この４つのスタイルを
ベースにしてどのような複雑な回路も記述することが出来ます。
(1) 簡単な組合せ回路
１行で表現できる組合せ回路
(2) 複雑な組合せ回路
processs文で記述する回路で論理の実体を記述する
(3) 順序回路
レジスタを含む回路で同期回路として記述する
(4) 下位ブロック呼び出し
componentとして用意した部分をサブルーチンとして使う
